供电电路，所述供电电路包括供电座，所述供电电路用于为差分晶振测试电路供电；

  双通道缓冲器，所述双通道缓冲器与所述供电电路连接，所述双通道缓冲器用于连接

  输出电路，所述输出电路分别与所述供电电路和所述双通道缓冲器连接，所述输出电

  路包括连接电路、频率输出电路、波形输出电路和信号选择电路，所述连接电路与所述双通

  道缓冲器连接，所述频率输出电路、所述波形输出电路和所述信号选择电路分别与所述连

  2.根据权利要求1所述的一种差分晶振测试电路，其特征是，所述连接电路包括连接

  芯片，所述连接芯片的输入端与所述双通道缓冲器连接，所述连接芯片的输出端分别与所

  3.根据权利要求2所述的一种差分晶振测试电路，其特征是，所述波形输出电路包括

  第一波形输出接口和第二波形输出接口，所述第一波形输出接口与所述连接芯片的正极输

  4.根据权利要求2所述的一种差分晶振测试电路，其特征是，所述频率输出电路包括

  差分信号合成器和频率输出接口，所述差分信号合成器的输入端与所述连接芯片的输出端

  5.根据权利要求2所述的一种差分晶振测试电路，其特征是，所述信号选择电路包括

  信号选择端口，所述信号选择端口的第一引脚、第三引脚和第五引脚分别与所述连接芯片

  连接，所述信号选择端口第二引脚与所述供电电路连接，所述信号选择端口的第四引脚空

  6.根据权利要求1‑5任一项所述的一种差分晶振测试电路，其特征是，所述供电电路

  还与一起振时间测试端口连接，所述起振时间测试端口与所述供电座的第三引脚连接。

  7.一种差分晶振测试装置，包括权利要求1‑6任一项所述的差分晶振测试电路，其特征

  在于，包括测试电路板、探针固定座、防带料装置和探头固定座；所述探针固定座和所述探

  头固定座分别与所述测试电路板固定连接，所述测试电路板固定于所述防带料装置，所述

  8.根据权利要求7所述的一种差分晶振测试装置，其特征是，所述探头固定座包括探

  头座本体和固定柱，所述探头座本体设置有探头限位槽和固定槽，所述固定柱的一端固定

  9.根据权利要求7所述的一种差分晶振测试装置，其特征是，所述探针固定座包括固

  定底座和中心块，所述中心块固定于所述底座的中部，所述中心块的设有六个探针通孔，所

  10.根据权利要求7所述的一种差分晶振测试装置，其特征是，所述防带料装置包括

  防带料座、设置于所述防带料座内的活动垫片和设置于所述活动垫片与所述防带料座之间

  的弹性件，所述测试电路板固定于所述防带料座的上端，所述防带料座的下端设置有限位

  领域中，为使用户得到满足的需求，差分晶振得到了广泛的应用。差分晶振是一种高端、小型化、内

  部自带集成芯片的振荡器，无需搭配外部电路，供电就可以输出对应的频率。差分晶振主要输

  Logic，高速电流驱动逻辑)三种通用差分信号，其具有频点高、低压差、抗干扰能力强的特

  在实际生产的全部过程中的步骤繁琐且复杂，存在较多影响差分晶振性能的因素。因而，在差分晶

  振的生产最后阶段的测试中比普通有源晶体的测试要更为严格。在测试过程中，测试装置

  通过两块测试板分别对差分晶振的波形信号和频率信号分别来测试，且一种测试装置通

  常只能对应测试一种规格的差分晶振，兼容性差；同时，由于差分晶振具有小型化的特性，

  在测试过程中会出现带料的情况，影响差分晶振测试效率，其中，带料是指由于测试头的探

  针在接触差分晶振时会通电并压紧差分晶振，在测试完成后测试头上移时，差分晶振会粘

  附在测试头的探针上随着测试头共同上移的现象；其中，差分晶振中有电压控制频率功能

  的晶振与无电压控制频率的晶振之间脚位定义不一致，使得市面上的测试装置无法同时兼

  目前，市面上的差分晶振测试装置的测试流程复杂，测试装置的造价高昂，且能够

  测试的差分晶振规格单一，测试效率低下，不能够满足用户的使用需求。因而，实有必要设计

  晶振测试装置的测试流程复杂，测试装置的造价高昂，且能够测试的差分晶振规格单一，测

  为实现上述目的，本发明实施例提供一种差分晶振测试电路，包括供电电路，所述

  供电电路包括供电座，所述供电电路用于为差分晶振测试电路供电；双通道缓冲器，所述双

  通道缓冲器与所述供电电路连接，所述双通道缓冲器用于连接差分晶振；输出电路，所述输

  出电路分别与所述供电电路和所述双通道缓冲器连接，所述输出电路包括连接电路、频率

  输出电路、波形输出电路和信号选择电路，所述连接电路与所述双通道缓冲器连接，所述频

  器连接，所述连接芯片的输出端分别与所述频率输出电路、所述波形输出电路和所述信号

  一波形输出接口与所述连接芯片的正极输出端连接，所述第二波形输出接口与所述连接芯

  合成器的输入端与所述连接芯片的输出端连接，所述差分信号合成器的输出端与所述频率

  可选地，所述信号选择电路包括信号选择端口，所述信号选择端口的第一引脚、第

  三引脚和第五引脚分别与所述连接芯片连接，所述信号选择端口第二引脚与所述供电电路

  电路板、探针固定座、防带料装置和探头固定座；所述探针固定座和所述探头固定座分别与

  所述测试电路板固定连接，所述测试电路板固定于所述防带料装置，所述差分晶振测试电

  限位槽和固定槽，所述固定柱的一端固定于所述固定槽，所述固定柱的另一端固定于所述

  中部，所述中心块的设有六个探针通孔，所述底座的两侧设置有固定孔，所述固定孔用于与

  置于所述活动垫片与所述防带料座之间的弹性件，所述测试电路板固定于所述防带料座的

  上端，所述防带料座的下端设置有限位卡槽，所述活动垫片穿过所述限位卡槽向所述防带

  波形的同时测试，提高晶振的测试效率；还通过设置所述双通道缓冲器与差分晶振连接，控

  制差分晶振的第一引脚和第二引脚的三态电压，从而同时兼容测试具有电压控制频率功能

  和不具有电压控制频率功能的两种不一样的规格的差分晶振，有效提升兼容性，；以及通过设置

  所述信号选择电路与所述连接电路连接，用户都能够根据需求测试侧LVPECL，LVDS，HCSL三种

  U1、连接芯片；         32、频率输出电路；      U5、差分信号合成器；

  33、波形输出电路；     T1、第一波形输出接口； T2、第二波形输出接口；

  44、第三固定孔；       45、第四固定孔；        5、探针固定座；

  相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附

  图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限

  在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、

  “后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附

  图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗

  示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对

  此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性

  或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者

  隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两

  在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、

  “固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以

  是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两

  个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根

  在本发明的一个实施例中，如图1和图2所示，提供一种差分晶振测试电路，包括供

  电电路1、双通道缓冲器2和输出电路3。供电电路1包括供电座H3，供电电路1用于为差分晶

  振测试电路供电；通过供电座H3进行对测试电路板4进行供电，其中，供电电压取决于差分

  晶振，在本实施例中，该供电电压为3.3V。双通道缓冲器2与供电电路1连接，双通道缓冲器2

  用于连接差分晶振；通过设置双通道缓冲器2与差分晶振连接，控制差分晶振的第一引脚和

  第二引脚的三态电压，从而同时兼容测试具有电压控制频率功能的差分晶振和不具有电压

  控制频率功能的差分晶振。输出电路3分别与供电电路1和双通道缓冲器2连接，输出电路3

  包括连接电路31、频率输出电路32、波形输出电路33和信号选择电路34，连接电路31与双通

  道缓冲器2连接，频率输出电路32、波形输出电路33和信号选择电路34分别与连接电路31连

  接。通过在差分晶振电路中设置频率输出电路32和波形输出电路33，实现频率和波形的同

  时测试，提高晶振的测试效率；还通过设置双通道缓冲器2与差分晶振连接，控制差分晶振

  的第一引脚和第二引脚的三态电压，从而同时兼容测试具有电压控制频率功能和不具有电

  压控制频率功能的两种不同规格的差分晶振；以及通过设置信号选择电路34与连接电路31

  连接，用户能够准确的通过需求测试侧LVPECL，LVDS，HCSL三种不同类型的差分信号，简化差分晶

  具体地，在本发明的另一个实施例中，如图1和图2所示，连接电路31包括连接芯片

  U1，连接芯片U1的输入端与双通道缓冲器2连接，连接芯片U1的输出端分别与频率输出电路

  32、波形输出电路33和信号选择电路34连接，连接芯片U1的第一引脚与双通道缓冲器2的第

  六引脚连接，连接芯片U1的第二引脚与双通道缓冲器2的第三引脚连接。当差分晶振设有电

  压控制频率功能时，此时连接芯片U1的第一引脚输入压控电压，连接芯片U1的第二引脚输

  入使能电压；当差分晶振未设有电压控制频率功能时，此时连接芯片U1的第一引脚输入使

  能电压，连接芯片U1的第二引脚为高阻态。连接芯片U1的第三引脚接地。连接芯片U1的第四

  引脚与一第四电阻R4的一端连接，第四电阻R4的另一端分别与波形输出电路33和频率输出

  电路32连接；连接芯片U1的第五引脚与一第三电阻R3的一端连接，第三电阻R3的另一端分

  别与波形输出电路33和频率输出电路32连接。第三电阻R3的另一端还与一第一电阻R1的一

  端连接，第四电阻R4的另一端还与一第二电阻R2的一端连接，第一电阻R1的另一端与第二

  电阻R2的另一端连接，第一电阻R1的另一端还与信号选择电路34连接。第一电阻R1、第二电

  阻R2、第三电阻R3和第四电阻R4的阻值根据实际的需求进行调整，用于对差分晶振测试电路

  进行阻抗匹配，在本实施例中，第一电阻R1和第二电阻R2的阻值为50欧姆。连接芯片U1的第

  具体地，在本发明的另一个实施例中，如图1和图2所示，波形输出电路33包括第一

  波形输出接口T1和第二波形输出接口T2，第一波形输出接口T1与连接芯片U1的正极输出端

  连接，第二波形输出接口T2与连接芯片U1的负极输出端连接。具体地，第一波形输出接口T1

  与第四电阻R4的另一端连接；第二波形输出接口T2与第三电阻R3的另一端连接。正电压信

  号从连接芯片U1的第四引脚输出，通过第四电阻R4后到达第一波形输出接口T1，负电压信

  号从连接芯片U1的第五引脚输出，通过第三电阻R3后到达第二波形输出接口T2。其中，第一

  波形输出接口T1和第二波形输出接口T2分别连接有差分探头，当正电压信号到达第一波形

  输出接口T1，负电压信号到达第二波形输出接口T2时，由差分探头对该正电压信号和负电

  压信号进行捕获并测量，差分探头与示波器进行连接，从而捕捉并测量波形信号。

  具体地，在本发明的另一个实施例中，如图1和图2所示，频率输出电路32包括差分

  信号合成器U5和频率输出接口RF1，差分信号合成器U5的输入端与连接芯片U1的输出端连

  接，差分信号合成器U5的输出端与频率输出接口RF1连接。具体地，差分信号合成器U5的第

  一引脚与供电电路1连接，差分信号合成器U5的第二引脚接地。差分信号合成器U5的第三引

  脚与第四电阻R4的另一端连接，输入正差分信号至差分信号合成器U5内，差分信号合成器

  U5的第四引脚与第三电阻R3的另一端连接，输入负差分信号至差分信号合成器U5内。差分

  信号合成器U5的第五引脚与频率输出接口RF1连接，输出频率信号。将正负差分信号输入至

  差分信号合成器U5中，差分信号合成器U5把差分信号进行合成并放大，通过差分信号合成

  器U5信号将正负差分信号放大输出为频率信号，并将该频率信号输出至频率输出接口RF1，

  频率输出接口RF1为一SMA接口，频率输出接口RF1用于与计频器连接，由计频器读取该频率

  具体地，在本发明的另一个实施例中，如图1和图2所示，信号选择电路34包括信号

  选择端口H2，信号选择端口H2的第一引脚、第三引脚和第五引脚分别与连接芯片U1连接，信

  号选择端口H2第二引脚与供电电路1连接，信号选择端口H2的第四引脚空接，信号选择端口

  H2的第六引脚接地。通过将信号选择端口H2与连接芯片U1的输出端连接，将信号选择端口

  H2的两个脚位进行电气连接，从而选择当前测试电路板要进行的差分晶振输出信号类型测

  试。按照每个用户实测需求，根据所需输出信号类型，通过选择对应信号选择端口H2，选择

  要测试的差分晶振的输出信号类型，通过电气连接输出信号类型选择端口的脚位即可。具

  体地，信号选择端口H2的第一引脚、第三引脚和第五引脚分别与第一电阻R1的另一端连接。

  信号选择端口H2的第二引脚与一Vterm连接端连接，信号选择端口H2的第四引脚空接，信号

  选择端口H2的第六引脚接地。通过将信号选择端口H2的第一引脚、第三引脚和第五引脚与

  连接芯片U1的输出端连接，用户通过连接信号选择端口H2，将两个脚位进行电气连接，从而

  选择差分晶振测试电路所需测试的差分晶振输出信号类型，当电气连接第一引脚和第二引

  脚时，为测试输出信号类型为LVPECL的差分晶振；当电气连接第三引脚和第四引脚时，为测

  试输出信号类型为LVDS的差分晶振；当电气连接第五引脚和第六引脚时，为测试输出信号

  具体地，在本发明的另一个实施例中，如图1和图2所示，供电座H3的第一引脚接

  地，供电座H3的第二引脚与一3.3V端连接，供电座H3的第三引脚与一VCC端连接，供电座H3

  的第四引脚、第五引脚、第六引脚和第七引脚分别与双通道缓冲器2连接，供电座H3的第八

  引脚与信号选择电路34连接。供电座H3的第四引脚与双通道缓冲器2的第二引脚连接，接入

  双通道缓冲器2的一通道输入端。供电座H3的第六引脚与双通道缓冲器2的第五引脚连接，

  接入双通道缓冲器2的另一通道输入端。供电座H3的第五引脚与双通道缓冲器2的第一引脚

  连接，接入双通道缓冲器2的一通道使能端。供电座H3的第六引脚与双通道缓冲器2的第五

  引脚连接，接入双通道缓冲器2的另一通道使能端。进一步地，供电电路1还与一起振时间测

  试端口S1连接，起振时间测试端口S1与供电座H3的第三引脚连接，由此作为测试差分晶振

  本发明还提供一种差分晶振测试装置，如图1至图8所示，包括测试电路板4、探针

  固定座5、防带料装置6和探头固定座7，的差分晶振测试电路设置于测试电路板4。探针固定

  座5和探头固定座7分别与测试电路板4固定连接，测试电路板4固定于防带料装置6。探头固

  定座7包括探头座本体71和固定柱(图未示)，探头座本体71设置有探头限位槽711和固定槽

  712，固定柱的一端固定于固定槽712，固定柱的另一端固定于测试电路板4。差分探头的一

  端与示波器连接，差分探头的另一端与测试电路板4连接，且差分探头卡接于探头限位槽

  711，用户可通过差分探头与测试电路板4电性连接，获取差分晶振的波形信号。

  具体地，探针固定座5包括固定底座51和中心块52，中心块52固定于底座的中部，

  中心块52的设有六个探针通孔521，固定底座51的两侧设置有底座固定孔511，底座固定孔

  进一步地，固定底座51的底部设有一方形凹槽512，方形凹槽512位于中心块52的

  下方，且方形凹槽512的长宽与中心块52相互匹配，方形凹槽512的深度为1mm。

  其中，探针固定座5和探头固定座7均由POM材料制作而成，具有优良的绝缘性，且

  在本发明的另一个实施例中，如图3至图7所示，防带料装置6包括防带料座61、设

  置于防带料座61内的活动垫片62和设置于活动垫片62与防带料座61之间的弹性件63，测试

  电路板4固定于防带料座61的上端，防带料座61的下端设置有限位卡槽(图未示)，活动垫片

  62穿过限位卡槽向防带料座61的外部延伸。测试电路板4上固定有测试探针41，测试探针41

  依次贯穿探针固定座5和防带料座61并延伸至活动垫片62，探针固定座5将多个不同位置的

  本发明通过将测试电路板4固定于防带料装置6，测试过程中，在外部测试机台的

  作用下，将测试电路板4下压，活动垫片62向防带料座61内部缩回，此时测试探针41将会穿

  过活动垫片62与差分晶振的触点进行电气连接，当测试完成后，外部测试机台控制测试电

  路板4上移，活动垫片62向防带料座61外部伸出，将与测试探针41接触的差分晶振分离，防

  止差分晶振与测试探针41同时上移，由此能够有很大成效避免出现带料的现象，有效提高测试效